Andika: Clock Generator, PLL: No, Ingizo: CML, LVPECL, SSTL, Pato: LVCMOS, LVTTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:10,
Andika: Clock Multiplier, Zero Delay Buffer, PLL: Yes with Bypass, Ingizo: LVCMOS, LVTTL, Pato: LVCMOS, LVTTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:8,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: LVCMOS, LVTTL, Crystal, Pato: LVCMOS, LVTTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:16,
Andika: Clock Multiplier, PLL: Yes with Bypass, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVDS, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 3:2,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVDS, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:5,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVDS, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:1,
Andika: Clock Generator, PLL: No, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVDS, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:1,
Andika: Zero Delay, Multiplier, Divider, PLL: Yes with Bypass, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:6,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: CML, LVPECL, SSTL, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:13,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: HCSL, LVCMOS, LVDS, LVHSTL, LVPECL, LVTTL, SSTL, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:14,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:2,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: Crystal, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:14,
Andika: Clock Generator, PLL: No, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:4,
Andika: Clock Generator, PLL: No, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: ECL, LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:1,
Andika: Clock Generator, PLL: No, Ingizo: CML, LVDS, LVPECL, SSTL, Pato: LVPECL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:15,
Andika: Clock Generator, PLL: Yes with Bypass, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: HSTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:1,
Andika: Clock Generator, PLL: No, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: HCSL, LVCMOS, LVTTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:9,
Andika: Clock Generator, PLL: No, Ingizo: HCSL, LVDS, LVHSTL, LVPECL, SSTL, Pato: HCSL, LVCMOS, LVTTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:7,
Andika: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, Ingizo: LVCMOS, LVTTL, Pato: LVCMOS, LVTTL, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:20,
Andika: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, Ingizo: LVCMOS, LVTTL, Pato: LVCMOS, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 1:20,
Andika: Fanout Distribution, Jitter Attenuator, Multiplexer, Zero Delay Buffer, PLL: Yes with Bypass, Ingizo: CML, LVDS, LVPECL, SSTL, Pato: LVDS, Idadi ya Mizunguko: 1, Uwiano - Pembejeo: Pato: 2:4,
